EUROPEAN PATENT OFFICE

Pat nt Abstracts of Japan

PUBLICATION NUMBER

: 01007549

PUBLICATION DATE

: 11-01-89

APPLICATION DATE

30-06-87

APPLICATION NUMBER

: 62161123

APPLICANT: FUJITSU LTD;

INVENTOR: TOKI MASAHIKO;

INT.CL.

: H01L 27/04

TITLE

: INTEGRATED CIRCUIT

ABSTRACT: PURPOSE: To reduce the area to be occupied by a load resistor and thereby to enhance

device integration by a method wherein the load resistor is made of SiC.

CONSTITUTION: An integrated circuit of this design is provided with a load resistor built of silicon carbide (SiC), with the β-SiC, among others, equipped with a band gap energy Eg of 2.2eV, which is higher than that of the conventional resistor silicon which is 1.12eV. In this design, accordingly, a higher resistance may be attained with ease than in a design using polycrystalline silicon, which results in less change in resistance attributable to a rise in temperature. This design reduces the area to be occupied by a resistance body,

enhancing device integration.

COPYRIGHT: (C) JPO

THIS PAGE BLANK (USPTO)

⑩ 日本 国 特 <u>許</u> 庁 (J P)

迎特許出頭公開

⑩ 公 開 特 許 公 報 (A)

昭64-7549

@int Ci.⁴

識別記号

庁内整理番号

匈公開 昭和64年(1989)1月11日

H 01 L 27/04

P-7514-5F

審査請求 未請求 発明の数 1 (全3頁)

②発明の名称 集積回路

②特 願 昭62-161123

塑出 願 昭62(1987)6月30日

②発 明 者 古 村 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 ②発 三重野 文 健 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 電発 明 者 鉿 木 章 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 ②発 明 岐 + 雅 彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 ①出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地 郊代 理 人 弁理士 青 木 外3名

明 細 曹

1. 発明の名称

集 積 回 路

- 2. 特許請求の範囲
- 1. シリコンカーバイドからなる負荷抵抗体を 行することを特徴とする集積回路。
- 2. 削記シリコンカーバイドに酸素、ほう宏及び窒素からなる群から選択された少なくとも1種類の元素を不純物として混入させたことを特徴と、可能的の地理が現起表の、する集積回路。
- 3. 発明の詳細な説明

〔概 要〕

本発明はシリコンカーバイド (SiC) を集積回路の負荷抵抗に用いる。SiC は禁制帯幅がシリコンより大きいため小さな面積で高抵抗値が実現でき、その値の温度変化も小さい。

〔産業上の利用分野〕

本発明は集積回路(IC)に係り、特にシリコンカーバイドを負荷抵抗とした集積回路に関する。

IC、特にSRAM(Static Random Access Hemory) においてはメモリ部分の面積がチップ寸法の50 %以上を占めこの面積低減が最も重要である。

(従来の技術及び問題点)

上記SRAM等の I Cでは 1 0 ° Q以上の高抵抗のポリシリコン酸を負荷抵抗として有する。このポリシリコンは所定の高抵抗値を出すためには約6 μm以上の長さにもなり I Cの集積度を悪化を悪化を悪いまたポリシリコンは I 0 ~ 200での温度で調査で約2 0 %も抵抗値が変化する。また75での温度を超える動作は抵抗値変動のために不安である。すなわち従来高抵抗としてSRAMの I Cに用いられていたポリシリコンは上記問題点を有するためある特定の抵抗値の範囲の場合にのみ多々使用されていた。

(問題点を解決するための手段)

上記問題点は本発明によればシリコンカーバイドからなる負荷抵抗体を有することを特徴とする

特開昭64-7549(2)

集積回路によって解決される。

(作用)

シリコンカーバイド(SiC) 、特に本願で用いる β-SiCはパンドギャップ (禁制帯幅) エネルギー Eg は従来抵抗体として用いていたシリコンの 1.12 eVより大きく 2.2 eVであり、従ってシリ コン (ポリシリコン) よりも高抵抗が容易に得られしかも温度上昇による抵抗値の変化も小さくで きる。

(実施例)

以下、本発明の実施例を図面に基づいて説明する。

第1図から第4図迄は本発明の実施例を説明するための断面図である。

第1図にはシリコンカーバイド1aが負荷抵抗 としてトランジスタのコンタクトホールから分離 独立させた例を示す図で負荷抵抗体のシリコンカ ーバイド1aの厚さは0.2 μm、幅は1.0 μm及

もので、 $10^{1\circ\Omega}$ の抵抗値が得られる。なお窒素をも不純物としてSiC に混入することができる。これらの不純物の量を制御することによってSiCの抵抗値が制御される。

第4図は、第3図の場合と同様にコンタクトホール部分でSiC 1d を厚さ方向に利用したもので且つA & 配線 6の下層としても用いられA & 配線の断線防止も有効である。

(発明の効果)

以上説明したように本発明によればSiC を負荷抵抗体として用いることによって負荷抵抗体の占有面積を減少することができ集積度向上に寄与し得る。またSiC は温度上昇に対する抵抗値の変化も少ないので電気的特性の面でも有効である。

4. 図面の簡単な説明

第1図から第4図迄は本発明の実施例を説明するための断面図である。

1 … シリコンカーバイド(SiC) 、

2 … シリコン基板、

び長さは 1.0μ m τ $1.0 ^{10} \Omega$ の抵抗を得た。図中 2 はシリコン基板、 3 は熱酸化により得られたフィールドSiOz 膜、 4 はCVD (気相成長)法による SiOz 膜、 5 はゲート、 6 はアルミニウム配線である

シリコンカーバイド 1 a はSiACe 、. C,H。及びキャリ水素ガス200 Pa の圧力を1000ででCVD 法により成長させ SiCe 。 とPCe 、の反応ガスを用いてRIB によりパクーニング形成したものである。

第2図は第1図のコンタクトホールから直接シリコンカーバイド(SiC) 1b を抵抗体として利用したICである。すなわちSiC の長さ方向に抵抗を作用させている。第2図において第1図と同一の符号は同一の材質を示す。以下第3図、第4図においても同様とする。

第3図はSiC 1 c をコンタクトホールの部分で厚さ方向の抵抗体として利用した図を示す。SiC 1 c の厚さは $0.3 \mu m$ 、コンタクトホールの径は $1 \mu m$ である。SiC 1 c 中には 0 及び B の不純物をそれぞれ 10^{10} cm⁻³, 10^{20} cm⁻³を混入させた

3 …フィールドSiCz膜、

4 ···SiOz膜、

5 …ゲート、

6…アルミニウム配線。

特許出願人

富 士 通 株 式 会 社 特許出願代理人

 弁理士
 費
 木
 助

 弁理士
 西
 舘
 和
 之

 弁理士
 内
 田
 幸
 男


 弁理士
 山
 口
 昭
 之


الأرابيلية أراجع فالمتاكمة الراران


特開昭64-7549(3)

 \boxtimes

統








第 3 図

1… シリコンカーパイド 2… シリコン基板

3… フィールドSiO2版 4… SiO2版 5… ゲート

6… A4配線



第 4 図

THIS PAGE BLANK (USPTO)